

Trabalho Final

Driver I2C

Entrega:

Entrega
10/07

Objeto do Estudo:

1. Circuitos Lógicos Combinacionais;
2. Circuitos Lógicos Sequenciais;
3. Máquina de Estados Finitos (FSM);
4. Protocolos de Comunicação;
5. Codificadores / Decodificadores;
6. Síntese Lógica;
7. Constraints.

Especificação:

1. Projete um circuito lógico síncrono, com característica de Máquina de Estados Finitos (FSM), que seja capaz de controlar um periférico via protocolo I2C;
2. A Tabela 1 apresenta o nome, os tipos e as características funcionais das interfaces da entidade do circuito lógico "i2c_driver".

Função	Sentido	Tipo
clock	in	std_logic
reset	in	std_logic
data_p	in	std_logic_vector(7 downto 0)
enable	in	std_logic
busy	out	std_logic
scl	out	std_logic
sda	inout	std_logic

Tabela 1 – Interface do Bloco.

3. O sinal de relógio master (clock) deverá operar em uma frequência de 100 MHz.
4. As estruturas lógicas internas do circuito deverão ser sensíveis a borda de subida do sinal de relógio master (clock).
5. O sinal de reset global (reset) deverá ser ativo em nível lógico alto e assíncrono.
6. O sinal de relógio do protocolo I2C (SDA) deverá ter uma frequência máxima de 100 kHz.
7. O sinal "enable" deverá ficar em nível lógico alto durante um ciclo de clock, do sinal de relógio master (clock), para indicar que existe um dado válido novo no barramento de dados paralelos "data_p".
8. A porta "busy" deve ficar em nível lógico alto para indicar que a última operação de escrita i2C ainda não foi concluída. Em resumo, quando a porta "busy" estiver em nível lógico baixo significa que um novo dado paralelo (data_p) poderá ser escrito.

9. A Figura 1 apresenta o protocolo de escrita I2C para o envio de dados ao PCF8574A que deverá ser utilizado como referência para a sua implementação.




Figura 1 – Protocolo de Escrita I2C. Fonte: Datasheet PCF8574A.

10. A Figura 2 apresenta as transições dos pinos SDA e SCL para a garantia de inicialização (START) e finalização (STOP) do protocolo I2C.




Figura 2 – Condição de START e STOP do Protocolo I2C. Fonte: Datasheet PCF8574A.

11. A Tabela 1 apresenta o mapa de endereçamento I2C do PCF8574A diante das combinações possíveis das suas entradas de endereçamento físico. Utilizar o endereço em destaque para a sua implementação.

Pin connectivity			Address of PCF8574A								Address byte value		7-bit
A2	A1	A0	A6	A5	A4	A3	A2	A1	A0	R/W	Write	Read	hexadecimal address without R/W
V _{SS}	V _{SS}	V _{SS}	0	1	1	1	0	0	0	-	70h	71h	38h
V _{SS}	V _{SS}	V _{DD}	0	1	1	1	0	0	1	-	72h	73h	39h
V _{SS}	V _{DD}	V _{SS}	0	1	1	1	0	1	0	-	74h	75h	3Ah
V _{SS}	V _{DD}	V _{DD}	0	1	1	1	0	1	1	-	76h	77h	3Bh
V _{DD}	V _{SS}	V _{SS}	0	1	1	1	1	0	0	-	78h	79h	3Ch
V _{DD}	V _{SS}	V _{DD}	0	1	1	1	1	0	1	-	7Ah	7Bh	3Dh
V _{DD}	V _{DD}	V _{SS}	0	1	1	1	1	1	0	-	7Ch	7Dh	3Eh
V _{DD}	V _{DD}	V _{DD}	0	1	1	1	1	1	1	-	7Eh	7Fh	3Fh

Tabela 1 – Mapa de Endereços. Fonte: Datasheet PCF8574A.

12. Para este projeto utilizar os bits A2, A1 e A0 iguais a nível lógico baixo (Tabela 1). Sugere-se que a definição dos elementos A2, A1 e A0 sejam implementadas através de um generic.
13. As definições de projeto não previstas nesta especificação devem ser tratadas e resolvidas pelos grupos de trabalho.

Critérios de Avaliação:

A Avaliação desta experiência seguirá os critérios indicados abaixo:

- 1) Códigos Fontes / Correção Funcional (70%);
- 2) Scripts de Síntese Lógica (10%)
- 3) Constraints - *.sdc (10%)
- 4) Relatórios (10%);
 - i) Relatório de Timing;
 - ii) Relatório de Área;
 - iii) Relatório de Potência;